מה זה ASIC?
ASIC או Application-Specific Integrated Circuit כלומר מעגל משולב תלוי יישום, הוא סוג של שבב המיועד ליישום
או למטרה ספציפית.
שלא כמו מעגלים משולבים לשימוש כללי, כגון מיקרו-מעבדים שיכולים להריץ מגוון רחב של תוכנות,ASIC מתמחים
לבצע פונקציה מסוימת או סט פונקציות.
ASIC מותאמים לביצוע משימות אלו בצורה יעילה יותר מאשר מעבדים לשימוש כללי, מבחינת מהירות, צריכת חשמל וביצועים כלליים.
ASIC נפוץ בתעשיות שונות עבור יישומים שונים, כולל:
מוצרי צריכה אלקטרוניים: במכשירים כמו סמארטפונים, טלוויזיות ומצלמות דיגיטליות, ASICs משמשים לעיבוד אותות דיגיטליים,
עיבוד תמונה וניהול הספק של המכשיר.
התקני מחשוב: הם נמצאים במחשבים אישיים ובשרתים, במיוחד עבור יחידות עיבוד גרפיות (GPUs), בקרי ממשק רשת וכונני SSD.
כריית מטבעות קריפטוגרפיים: ASIC תוכננו במיוחד לכריית מטבעות קריפטוגרפיים כמו ביטקוין.
ASIC אלו מותאמים לביצוע חישובי ההצפנה הנדרשים לכרייה בצורה יעילה יותר מאשר חומרה לשימוש כללי כמו CPUs או GPU.
טלקומוניקציה: משמש בציוד רשת לעיבוד מנות, עיבוד אותות וניהול זרימות נתונים.
רכב: בכלי רכב, ASIC משמשים לעיבוד נתוני חיישנים, יחידות בקרת מנוע (ECU) ומערכות בידור לרכב.
תכנון וייצור ASIC יכולים להיות יקרים וגוזלים יותר זמן מאשר שימוש בחומרה לשימוש כללי, בשל הצורך בתהליכי עיצוב וייצור מותאמים אישית.
עם זאת, היתרונות של יעילות גבוהה יותר, צריכת חשמל נמוכה יותר והיכולת לעמוד בדרישות ביצועים ספציפיות הופכים את ASIC
לבלתי יסולא בפז עבור יישומים רבים.
איך עובד ASIC?
הפעולה של ASIC סובבת ביסודה סביב העיצוב והארכיטקטורה שלו, אשר מותאמת בקפידה לביצוע פונקציה ספציפית אחת או כמה פעולות.
בניגוד למעבדים לשימוש כללי המבצעים מגוון רחב של משימות המבוססות על הוראות הניתנות לתכנות, ASIC מחוברים לביצוע משימות מסוימות,
מה שהופך אותם ליעילים להפליא במה שהם מתוכננים לעשות.
להלן מבט מקרוב על אופן הפעולה של ASIC:
עיצוב וייצור
מפרט: התהליך מתחיל במפרט ברור של המשימות שה-ASIC יבצע.
זה כולל את הפעולות שהוא צריך לבצע, את יעדי הביצועים (כמו מהירות, צריכת חשמל וגודל), ודרישות הקלט/פלט.
עיצוב אדריכלי: בהתבסס על המפרט, מהנדסים מתכננים את הארכיטקטורה של ה-ASIC, תוך פריסת הרכיבים והמעגלים השונים
הנדרשים לביצוע המשימות המיועדות לו.
שלב זה קובע כיצד חלקים שונים של ה-ASIC יתקשרו ויעבדו יחד כדי להשיג את הפונקציונליות הרצויה.
עיצוב לוגי: השלב הבא כולל תרגום התכנון האדריכלי לתכנון מעגל לוגי מפורט.
זה נעשה באמצעות שפות תיאור חומרה (HDL), כגון VHDL או Verilog.
שפות אלו מאפשרות למעצבים לתאר את הפונקציה של ה-ASIC בהיי לבל, אשר לאחר מכן מורכבת לתוך השערים והמעגלים
הלוגיים הספציפיים הדרושים ליישום פונקציות אלו.
סימולציה: לפני הייצור, העיצוב נבדק בקפדנות באמצעות סימולציה.
תהליך זה בודק נכונות לוגית, בעיות ביצועים וכל בעיות פוטנציאליות שעלולות לנבוע מהתכנון.
זה חיוני כדי להבטיח שה-ASIC יתפקד כמתוכנן בתנאים שונים.
ייצור: לאחר שהעיצוב מסתיים ונבדק, הוא עובר לשלב הייצור.
עיצוב ה-ASIC נחרט על גבי פרוסות סיליקון באמצעות תהליך מורכב הנקרא פוטוליתוגרפיה, הכולל מספר שכבות של חומר שהופקדו,
נמחקו בדוגמה, ונחרטו כדי ליצור את הדפוסים המורכבים של טרנזיסטורים וחיבורים המרכיבים את ה-ASIC.
אריזה: לאחר הייצור, שבבי הסיליקון נחתכים מהוופלים, נבדקים עבור פונקציונליות, ואז נארזים לתוך מארזי מגן.
מארזים אלה מספקים גם את החיבורים הדרושים (פינים או רפידות) המאפשרים ל-ASIC לתקשר עם רכיבים אחרים במכשיר.
הפעלה
לאחר יצירתו והתקנתו בהתקן, ASIC פועל על ידי קבלת אותות קלט, עיבוד אותות אלו בהתאם להיגיון המוגדר מראש שלו, ולאחר מכן ייצור פלטים.
אופי הכניסות והיציאות הללו משתנה מאוד בהתאם לתפקוד המיועד של ה-ASIC.
לדוגמה, ב-ASIC לכריית מטבעות קריפטוגרפיים, הקלט יהיה נתוני עסקאות, והפלט יהיה תוצאת חישוב הכרייה.
ב-ASIC של עיבוד אותות דיגיטלי (DSP), כניסות יכולות להיות אותות אודיו או וידאו, והיציאות יהיו אותות מעובדים.
מכיוון ש-ASIC מיועדים למשימות ספציפיות, הם יכולים להשיג רמות גבוהות בהרבה של יעילות וביצועים במשימות אלו בהשוואה למעבדים לשימוש כללי.
יעילות זו נובעת מהיכולת של ה-ASIC לבצע את הפעולות הנדרשות ישירות בחומרה, תוך ביטול התקורה הקשורה להוראות תוכנה ב-CPU או GPU למטרות כלליות.
שפות פיתוח ASIC
תכנות או, ליתר דיוק, עיצוב ASIC כרוך בשימוש בשפות תיאור חומרה מיוחדות (HDL) ולפעמים בשפות סינתזה בהי לבל (HLS).
שפות אלו מאפשרות למהנדסים לציין את ההתנהגות, המבנה והארכיטקטורה של ה-ASIC ברמות שונות של הפשטה.
להלן סקירה קצרה של השפות העיקריות המשמשות בעיצוב ASIC:
שפות תיאור חומרה (HDL)
VHDL: פותחה בשנות ה-80 על ידי משרד ההגנה האמריקאי, VHDL משמשת לתיאור ההתנהגות והמבנה של מערכות אלקטרוניות.
VHDL היא רב תכליתית, המאפשרת תכנון של מערכות מורכבות מאוד באמצעות תחביר פורמלי התומך הן בסינתזה והן בסימולציה.
Verilog: שפת Verilog נוצרה במקור באמצע שנות ה-80 ומאוחר יותר תוקנה כ-IEEE 1364, Verilog היא HDL נוסף
בשימוש נרחב עבור מודלים של מערכות אלקטרוניות.
התחביר שלה דומה לזה של שפת התכנות C, מה שמקל במידת מה על הלמידה למי שכבר מכיר את שפת C.
Verilog משמשת ליצירה ובדיקה של עיצובי מעגלים דיגיטליים לפני שהם מיוצרים בפועל.
SystemVerilog: הרחבה של Verilog, שפת SystemVerilog תוכננה לענות על הצורך הגובר באימות מורכב ואמין יותר של עיצובים.
זה מוסיף יכולות משמעותיות ל-Verilog במיוחד לאימות עיצובים ולהפשטות עיצוב בהיי לבל יותר, מה שהופך אותו לכלי רב עוצמה לעיצוב וגם לאימות.
שפות סינתזה בהיי לבל (HLS)
בעוד ש-HDL דורשים מהמעצבים לחשוב במונחים של החומרה (כלומר שערים, כפכפים וחוטים), שפות HLS מאפשרות להם
לתאר את התנהגות המערכת ברמת הפשטה גבוהה יותר.
לאחר מכן, כלי ה-HLS יוצרים אוטומטית את קוד ה-HDL ברמה נמוכה יותר.
חלק משפות HLS כוללות:
SystemC: משמש למידול ברמת המערכת, חקירה ארכיטקטונית וסינתזה בהיי לבל.
SystemC מרחיבה את C++ עם מחלקות וספריות המדגימות תהליכים מקבילים, מה שהופך אותה למתאימה לתיאו
ר מערכות מורכבות עם מספר רכיבים המקיימים אינטראקציה.
C, C++: עבור כלים וזרימות עיצוב מסוימות, ניתן להשתמש בשפות תכנות סטנדרטיות כמו C ו-C++ עבור HLS.
מעצבים כותבים אלגוריתמים ב-C או C++, ואז כלים ממירים את התיאורים הללו לקוד HDL.
גישה זו פופולרית יותר ויותר בשל יכולתה למנף את המערכת האקולוגית העצומה של C/C++ לעיצוב חומרה.
Chisel: מייצג “בניית חומרה בשפה מוטבעת של סקאלה”, Chisel היא שפת HLS חדשה יותר המוטמעת בשפת Scala.
Chisel נועדה להקל על עיצוב ויישום חומרה מתקדמים על ידי אספקת הפשטות ותכונות עוצמתיות שאינן מצויות בדרך כלל ב-HDL מסורתיים.
זרימת עיצוב
זרימת התכנון של ASIC כוללת בדרך כלל מספר שלבים, החל ממפרט בהי לבל ועד לפריסה פיזית.
השימוש בשפות HDL ושפות HLS פוטנציאליות מתרחש בשלב מוקדם בתהליך זה, תוך התמקדות בהגדרת מה ה-ASIC
יעשה (תיאור פונקציונלי) וכיצד הוא יעשה זאת (תיאור מבני).
לאחר שהעיצוב נקלט ב-HDL או מסונתז מתיאור HLS, נעשה שימוש בכלים שונים לסימולציה, אימות, סינתזה
(המרת ה-HDL לייצוג ברמת השער), ובסופו של דבר, פריסה וייצור פיזיים.
ASIC לכריית קריפטו
ASIC לכריית מטבעות קריפטוגרפיים הם חומרה מיוחדת שתוכננה במפורש למטרת כריית מטבעות קריפטוגרפיים.
כרייה היא התהליך שבאמצעותו מבצעים אימות ומתווספים לבלוקצ’יין, ספר חשבונות ציבורי, והוא מתייחס גם לשיטה
שבאמצעותה נוצרים מטבעות חדשים.
לכל מטבע קריפטוגרפי יש אלגוריתם קריפטוגרפי משלו, וכורי ASIC מותאמים להצטיין בביצוע החישובים הספציפיים
הנדרשים על ידי אלגוריתמים אלו.
איך ASIC Miners עובדים?
יעילות ממוקדת: כורי ASIC בנויים לבצע חישובים קריפטוגרפיים ספציפיים הנדרשים על ידי בלוקצ’יין כדי לאמת עסקאות ולכרות מטבעות חדשים.
לדוגמה, ביטקוין משתמש באלגוריתם SHA-256, ו-ASICs המיועדים לכריית ביטקוין מותאמים לביצוע חישובי SHA-256 בצורה יעילה ככל האפשר.
פעולה: בעת כרייה, ASIC לוקחים כותרת בלוק כקלט ומנסים לייצר ערך hash העונה על יעד הקושי של הרשת.
תהליך זה כולל גיבוב חוזר של הכותרת עם ערכי nonce שונים עד שנמצא ה-hash הנדרש.
ה-nonce הוא שדה של 32 סיביות (4-בתים) שכורים משנים עם כל ניסיון Hash כדי לקבל ערך Hash שונה.
ביצועים גבוהים ויעילות צריכת חשמל: מכיוון ש-ASIC מותאמים למשימה אחת, הם יכולים לבצע חישובי כרייה הרבה יותר מהר
וביעילות הרבה יותר גדולה מאשר חומרה לשימוש כללי כמו CPUs או GPUs.
התמחות זו מעניקה לכורי ASIC יתרון תחרותי בהשגת תגמולי כרייה.
היתרונות של ASIC Miners
יעילות: ASIC צורכים פחות חשמל ליחידת עבודה בהשוואה לחומרת כרייה אחרת. היכולת שלהם לבצע יותר חישובים בפחות אנרגיה
הופכת אותם לנחשקים מאוד בתהליך הכרייה עתיר האנרגיה.
מהירות: הם יכולים לחשב את הגיבובים הנדרשים לכרייה מהר יותר משמעותית ממעבדים, GPUs ו-FPGAs (מערכי שער הניתנים לתכנות שדה),
מה שמוביל להסתברות גבוהה יותר לפתור את החידה ההצפנה ולהרוויח את תגמול הבלוק.
רווחיות: בהתחשב ביעילותם ובמהירותם, כורי ASIC מציעים לרוב רווחיות טובה יותר, במיוחד בסביבת שוק נוחה וכאשר עלויות החשמל נמוכות.
שיקולים ואתגרים של ASIC Miners
עלות: כורי ASIC יכולים להיות יקרים לרכישה, ועשויים לדרוש השקעה ראשונית משמעותית.
התיישנות: כריית מטבעות קריפטו היא תחרותית ביותר, וההתקדמות המהירה בטכנולוגיית ASIC יכולה להפוך דגמים ישנים למיושנים במהירות.
בנוסף, שינויים בפרוטוקול המטבעות הקריפטוגרפיים או פיתוח אלגוריתמים עמידים ל-ASIC יכולים להשפיע על התועלת ותוחלת החיים של כורי ASIC.
חששות ריכוזיות: העלות הגבוהה והיעילות של כורי ASIC עלולות להוביל לריכוזיות של כוח הכרייה בידי מעטים, ועלולה לערער
את האופי המבוזר של מטבעות קריפטוגרפיים.
השפעה סביבתית: צריכת האנרגיה הגבוהה של פעולות כרייה, במיוחד אלה המשתמשות בכורי ASIC, עוררה חששות סביבתיים.
התנגדות לכרייה ב- ASIC
מטבעות קריפטוגרפיים מסוימים, כמו Ethereum (לפני המעבר להוכחת הימור) ומונרו, הטמיעו אלגוריתמים עמידים ל-ASIC
כדי למנוע את השימוש בכורי ASIC.
זה נעשה במאמץ לשמור על כרייה נגישה לאנשים המשתמשים בחומרה למטרות כלליות ולמנוע ריכוזיות של כוח הכרייה.
ASIC לכריית מטבעות קריפטוגרפיים שינו את נוף הכרייה, ומציעים יעילות וביצועים ללא תחרות למשימה הספציפית של כרייה.
